考研论坛

 找回密码
 立即注册
查看: 169|回复: 0

2019计算机考研冲刺要点:总线逻辑

[复制链接]

33万

主题

33万

帖子

100万

积分

论坛元老

Rank: 8Rank: 8

积分
1007237
发表于 2018-11-15 17:23:35 | 显示全部楼层 |阅读模式
计算机考研需要复习的内容包括数据结构、计算机组成原理、计算机操作系统及计算机网络,下面新东方在线为大家讲解原理的相关重要知识点,希望大家能够更好的复习。
    2019计算机考研冲刺要点:总线逻辑
    画一个具有双向传输功能的总线逻辑图。
    解:此题实际上是要求设计一个双向总线收发器,设计要素为三态、双向、使能等控制功能的实现,可参考74LS245等总线收发器芯片内部电路。 逻辑图如下:(n位)
    几种错误的设计:
    几种错误的设计:
    设数据总线上接有A、B、C、D四个寄存器,要求选用合适的74系列芯片,完成下列逻辑设计:
    (1) 设计一个电路,在同一时间实现D→A、D→B和D→C寄存器间的传送;
    (2) 设计一个电路,实现下列操作:
    T0时刻完成D→总线;
    T1时刻完成总线→A;
    T2时刻完成A→总线;
    T3时刻完成总线→B。
    解:
    (1)采用三态输出的D型寄存器74LS374做A、B、C、D四个寄存器,其输出可直接挂总线。A、B、C三个寄存器的输入采用同一脉冲打入。注意-OE为电平控制,与打入脉冲间的时间配合关系为:
    现以8位总线为例,设计此电路,如下图示:
    (2)寄存器设置同(1),由于本题中发送、接收不在同一节拍,因此总线需设锁存器缓冲,锁存器采用74LS373(电平使能输入)。节拍、脉冲配合关系如下:
    节拍、脉冲分配逻辑如下:
    节拍、脉冲时序图如下:
    以8位总线为例,电路设计如下:
    (图中,A、B、C、D四个寄存器与数据总线的连接方法同上。)
    几种错误的设计:
    (1)几种错误的设计:
    (1)几种错误的设计:
    (2)几种错误的设计:
    (2)几种错误的设计:
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

小黑屋|手机版|Archiver|新都网 ( 京ICP备09058993号 )

GMT+8, 2024-3-28 22:01 , Processed in 0.071692 second(s), 7 queries , WinCache On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表